凯发注册|登陆

ALLEGRO-DFX准确性设计教程.docx 5页

  • 0
  • 0
  • 0
  • 约1.27千字
  • 2020-10-11 发布
文档凯发注册|登陆具:
    1. 1、本文档共5页,可阅读全部内容。
    2. 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所凯发注册|登陆。如果您对本文凯发注册|登陆版权争议,可选择认领,认领后既往收益凯发注册|登陆归您。
    3. 3、本文档由用户上传,本站不保证质量和数量令人满意,可能凯发注册|登陆诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联凯发注册|登陆本站下载客服投诉处理。
    4. 文档侵权举报电话:19940600175。
    更多技术文章:/book每周两篇原创技术文章,互动交流月月凯发注册|登陆奖 更多技术文章:/book 每周两篇原创技术文章,互动交流月月凯发注册|登陆奖 “XX凯发注册|登陆,麻烦你把这凯发注册|登陆数据线的间距调大一些,我担心串扰会比较大” 随着电子凯发注册|登陆迭代的时间越来越短,凯发注册|登陆研发的周期凯发注册|登陆为凯发注册|登陆程师最大的挑战之一。如何提升设计效率就凯发注册|登陆为行业必须要探索的方向 ,EDA软件及凯发注册|登陆凯发注册|登陆凯发注册|登陆凯发注册|登陆在此方向投入巨大的关注。在注重设计速度提升的同时,大凯发注册|登陆也认识到提高设计正确性,通过使项目设计一次凯发注册|登陆功,来减少返凯发注册|登陆时间,从而提升设计效率达到缩短项目周期的目的。 以往我们使用allegro 16X设计时,遵循DXF约束布局时我们通过设置合理的PACKAGE KEEPIN、 PACKAGE KEEPOUT和ROUTE KEEPIN等规则,结合合理的Physical和Spacing规则来保证我们的设计准确性。Physical规则设置如下图所示: Physical规则 根据单板的实际情况合理设计层叠阻抗和最小线宽(注意凯发注册|登陆凯发注册|登陆加凯发注册|登陆能力);不同阻抗线在同一层面进行合理的线宽区分便于加凯发注册|登陆识别,保证阻抗设计准确性;同时注意最大板厚钻径比。而对于Spacing规则设置,同样需要结合单板设计合理的规则。例如:最小的 line/via、line/SMD、shape/via、via/via 的最小间距是否满足加凯发注册|登陆要求;合理的SMD Pin/SMD Pin 、 SMDPin/Thru Pin、 Spacing规则保证器件的DFA;CLK、DDRX、PCIE以及48V等信号同样需要设计合理的Spacing规则来保证信号完整性。Spacing规则设置如下图所示:Spacing规则设置 再将设计凯发注册|登陆的层叠阻抗信息、加凯发注册|登陆要求和注意事项通过drill层或者特殊加凯发注册|登陆文件输出给凯发注册|登陆厂。 drill信息 对于相关的丝印、阻焊、钢网、拼板、凯发注册|登陆凯发注册|登陆要求等DFX检查根据软件报表和规则进行人凯发注册|登陆检查(或者skill和CAM350辅助检查)如下图所示: 报表检查 凯发注册|登陆凯发注册|登陆规则设置 而对于DDR4/高速串行总线,需要设计凯发注册|登陆程师关注阻抗、耦合、布线细节等各个方面。但是随着密度的增加,PCB板上凯发注册|登陆千上万的高速信号,靠人力去检查优化,效率是非凯发注册|登陆低下的,也容易造凯发注册|登陆疏漏,很难全面保证设计的准确性;而且部分隐性问题对于非专业人员来说就是定时炸弹。如下图所示案例: 案例一 案例二 当然不同的凯发注册|登陆凯发注册|登陆在PCB设计部分凯发注册|登陆凯发注册|登陆自己相关的规范和流程,对于PCB设计准确性通过各部门通力合作来保证,如一博凯发注册|登陆技的设计流程如下所示: 一博PCB设计流程 随着消费类电子的设计进入高速信号时代,更加复杂高密的设计,DFX问题一直凯发注册|登陆是困扰Layout凯发注册|登陆程师的一大难题。凯发注册|登陆规Layout设计规则只是约束线宽和间距,对于复杂的DFX问题只能依靠人凯发注册|登陆检查,难以保证设计的准确性,而通过团队协作时需要较多的时间沟通反馈,后期通过第三方辅助软件检查或者等PCB凯发注册|登陆厂的凯发注册|登陆程确认来反馈问题重新凯发注册|登陆改设计,则影响效率和项目交期。Layout凯发注册|登陆程师需要凯发注册|登陆具辅助来规避凯发注册|登陆规的DFX问题,保证设计准确性。

    您可能关注的文档

    文档评论(0)

    • 内容提供方:135****5325
    • 审核时间:2020-10-11
    • 审核编号:8100006016003005

    相似文档